ASIC Flow工程师

工作职责

统招本科    普通话   25-45岁

岗位职责：
1.协同RTL Designer完成芯片时序约束（SDC）的定义和维护，完成设计流程中的STA，SI分析，以及最终的时序Sign off。
2.完成Synthesis，DFT（与DFT工程师配合），Formal等工作。
3.负责低功耗流程（UPF流程）。

岗位要求：
微电子、电子工程及相关专业；
本科及以上学历，3年以上ASIC Flow工作经验，有成功Tapeout经验；
熟悉ASIC设计流程，熟悉Synthesis，DFT，Formal，STA，SI流程；

熟练使用相关EDA工具（Synopsys优先）；

熟悉低功耗设计流程（UPF流程）；
熟练使用perl/tcl/shell等脚本语言；

具有团队合作精神及良好的学习能力；

请发简历至: paifang@paifang.com

ASIC 验证工程师

工作职责

统招本科    普通话   25-45岁

岗位职责：

1. 根据设计规范，协同设计人员制定验证方案。
2.搭建验证环境，实施验证，并完成验证报告。

3.完成芯片设计各阶段的仿真验证。

岗位要求：

微电子、电子工程及相关专业；
本科及以上学历，3年以上验证工作经验，有成功Tapeout经验；
熟悉ASIC验证流程，熟悉Verilog，SystemVerilog，UVM方法学；

熟练使用相关EDA工具（Synopsys优先）；
熟练使用perl/tcl/shell等脚本语言；

具有团队合作精神及良好的学习能力；

请发简历至: paifang@paifang.com

DFT设计工程师，可测性工程师

工作职责

统招本科    普通话   25-45岁

岗位职责：

1.负责芯片的可测性设计方案的制定，包括结构性测试方案（SCAN，MBIST，BSD）和功能性测试方案的制定。
2.完成芯片的DFT相关设计工作，包括：SCAN，MBIST，BSD，ATPG与功能性测试设计及仿真验证。
3.与团队协作完成DFT相关的STA，SI、Power分析工作。
4.生成ATE测试向量，配合封装测试厂完成封装测试工作。

岗位要求：

微电子、电子工程及相关专业；
本科5年以上，硕士3年以上DFT工作经验，有成功Tapeout经验；
熟悉DFT测试原理及工作流程，熟练使用相关EDA工具（Synopsys优先）；
熟练使用perl/tcl/shell等脚本语言；

熟悉ATE测试及Debug，有量产测试经验者优先；

具有团队合作精神及良好的学习能力；

请发简历至: paifang@paifang.com

ASIC数字后端设计工程师

工作职责

统招本科    普通话   25-45岁

岗位职责：

1.进行后端库准备，参与初期版图布局规划。
2.完成后端设计工作，包括FloorPlan，CTS，APR等。
3.完成版图设计的物理验证，包括DRC、LVS、ERC等。
4.协同前端人员完成STA、SI、Power分析，并做面积、时序、功耗优化。
5.完成版图ECO工作。

6.导出GDS，并Tapeout。

岗位要求：

微电子、电子工程及相关专业；
本科5年以上，硕士3年以上后端工作经验，有成功Tapeout经验；
熟悉后端设计流程，熟练使用后端EDA工具（Synopsys优先）；

熟悉版图ECO工作；
熟练使用perl/tcl/shell等脚本语言；

具有团队合作精神及良好的学习能力；

请发简历至: paifang@paifang.com

高级软件工程师

工作职责

工作职责

1. 独立设计、开发软件前端后端功能及数据结构

2. 研究和解决技术难题

3. 系统功能设计与相关文档编写

4. 参与需求分析和产品设计

5. 本公司主要是JavaScript技术栈

岗位要求

1. 本科学校为211以上院校，或普通一本有闪光点

2. 计算机或软件专业

3. 软件相关工作经验1~5年

4. 无障碍阅读英文文档（例如英语六级以上）

5. 精通任何一门语言及相关类库(JavaScript / Java / C++ / Python等)

6. 掌握常用数据库，如MySQL, Oracle, MongoDB, Redis等

7. 掌握常用工具，如IDE/Git/Google/Github等

8. 熟悉Mac及Linux操作系统

9. 思路清晰、善于思考、能独立分析和解决问题，具有创新意识；

10. 责任心强，具备良好的团队合作精神和承受压力的能力，工作认真负责，与人交流无障碍。

请发简历至: paifang@paifang.com